SM5904BF
DRAM access timing (with double DRAM) ∗ Use external DRAM.
t RASL
5tCY
NRAS
NCAS2
t RCD
2tCY
t CASL
3tCY
t RADS
t RADH
t CADS
A0 to A9 ,,,,,,,,,,,,,,,,,,,,,,,,,,,, 1tCY
1tCY
1tCY
t CWDS
3tCY
D0 to D3
(WRITE)
t CADH
5tCY
t CWDH
3tCY
t CRDS
D0 to D3
(READ)
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
t WCS
3tCY
t WEL
6tCY
NWE
(WRITE)
t RASH
3tCY
t CASH
5tCY
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
t CRDH
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
The NWE terminal output is fixed HIGH during read timing.
DIT Interface (DIT pin)
Parameter
Symbol
Condition
Min
0 data H level
tDI0H
15 pF load
0 data L level
tDI0L
15 pF load
1 data H level
tDI1H
15 pF load
1 data L level
tDI1L
15 pF load
Note. tCY is the system clock (CLK) input (384fs) cycle time. tCY = 59 ns when fs = 44.1 kHz.
Rating
Typ
6
6
3
3
Unit
Max
tCY(Note)
tCY
tCY
tCY
DIT
tDI0H
6tCY
tDI0L
6tCY
tDI1H
3tCY
tDI1L
3tCY
0.5VDD
NIPPON PRECISION CIRCUITS-9