MC10EP105, MC100EP105
D0b D1a D1a D1b D1b D2a D2a D2b
D0b D1a D1a D1b D1b D2a D2a D2b
D0b
24 23 22 21 20 19 18 17
25
16
24 23 22 21 20 19 18 17
D2b D0b 25
16 D2b
D0a
26
15
D3a D0a 26
15 D3a
D0a
27
14
D3a D0a 27
14 D3a
VEE
28
Q0
29
MC10EP105
MC100EP105
13
VCC VEE 28
12
D3b Q0 29
Exposed Pad (EP)
13 VCC
12 D3b
Q0
VCC
VCC
30
11
31
10
32
9
12345678
D3b Q0 30
11 D3b
VEE VCC
NC VCC
31
10 VEE
32
9 NC
12345 678
VCC Q1 Q1 Q2 Q2 Q3 Q3 VCC
VCC Q1 Q1 Q2 Q2 Q3 Q3 VCC
Warning: All VCC and VEE pins must be externally connected
to Power Supply to guarantee proper operation.
Figure 1. 32−Lead LQFP Pinout (Top View)
Figure 2. 32−Lead QFN Pinout (Top View)
D0a
Q0
D0a
D0b
Q0
D0b
D1a
Q1
D1a
D1b
Q1
D1b
D2a
Q2
D2a
D2b
D2b
Q2
D3a
Q3
D3a
D3b
Q3
D3b
VEE
Figure 3. Logic Diagram
Table 1. PIN DESCRIPTION
PIN
Dna*, Dnb*, Dna*, Dnb*
Qn, Qn
VCC
VEE
NC
FUNCTION
ECL Data Inputs
ECL Data Outputs
Positive Supply
Negative Supply
No Connect
* Pins will default LOW when left open.
Table 2. TRUTH TABLE
Dna Dnb Dna Dnb
L
L
H
H
L
H
H
L
H
L
L
H
H
H
L
L
Qn Qn
L
H
L
H
L
H
H
L
http://onsemi.com
2