List of Figures
Technical Data
20
7-1
7-2
7-3
7-4
7-5
7-6
7-7
7-8
8-1
8-2
8-3
8-4
8-5
8-6
9-1
9-2
9-3
9-4
9-5
9-6
9-7
9-8
9-9
9-10
9-11
9-12
9-13
9-14
9-15
9-16
9-17
9-18
9-19
10-1
10-2
10-3
EEPROM-2 Register Summary . . . . . . . . . . . . . . . . . . . . . . . 111
EEPROM-2 Control Register (EE2CR). . . . . . . . . . . . . . . . . . 119
EEPROM-2 Array Configuration Register (EE2ACR). . . . . . . 121
EEPROM-2 Nonvolatile Register (EE2NVR) . . . . . . . . . . . . . 123
EE2DIV Divider High Register (EE2DIVH) . . . . . . . . . . . . . . .124
EE2DIV Divider Low Register (EE2DIVL). . . . . . . . . . . . . . . . 124
EEPROM-2 Divider Non-Volatile Register High (EE2DIVHNVR))
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
EEPROM-2 Divider Non-Volatile Register Low (EE2DIVLNVR)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Index register (H:X). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Stack pointer (SP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Program counter (PC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Condition code register (CCR) . . . . . . . . . . . . . . . . . . . . . . . . 133
SIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . 149
CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Interrupt Entry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Interrupt Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .160
Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . . 161
Wait Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .163
Wait Recovery from Interrupt or Break . . . . . . . . . . . . . . . . . . 163
Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . . 164
Stop Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
Stop Mode Recovery from Interrupt or Break . . . . . . . . . . . . . 165
SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . . 166
SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . . 167
SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . . 168
CGM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . .181
List of Figures
MC68HC908AZ60A — Rev 2.0
MOTOROLA