TABLE 1: 18/20/28-PIN SUMMARY (PIC16F/LF1826/27)
RA0 17 19 23
Y
AN0
—
CPS0 C12IN0-
—
—
—
RA1 18 20 24
Y
AN1
—
CPS1 C12IN1-
—
—
—
—
SDO2(2)
—
SS2(2)
RA2 1
1 26
Y
AN2
VREF-
CPS2 C12IN2-
—
—
—
—
—
DACOUT
C12IN+
RA3 2
2 27
Y
AN3
VREF+
CPS3 C12IN3-
SRQ
—
CCP3(2)
—
—
C1IN+
C1OUT
RA4 3
3 28
Y
AN4
—
CPS4
C2OUT SRNQ T0CKI
CCP4(2)
—
—
RA5 4
4
1
N
—
—
—
—
—
—
—
—
SS1(1)
RA6 15 17 20
N
—
—
—
—
—
—
P1D(1)
—
SDO1(1)
P2B(1,2)
RA7 16 18 21
N
—
—
—
—
—
—
RB0 6
7
7
N
—
—
—
—
SRI
T1G
RB1 7
8
8
Y
AN11
—
CPS11
—
RB2 8
9
9
Y
AN10
—
CPS10
—
—
—
—
—
RB3 9 10 10
Y
AN9
—
CPS9
—
RB4 10 11 12
Y
AN8
—
CPS8
—
RB5 11 12 13
Y
AN7
—
CPS7
—
—
—
—
—
—
—
RB6 12 13 15
Y
AN5
—
CPS5
—
—
T1CKI
T1OSI
RB7 13 14 16
Y
AN6
—
CPS6
—
—
T1OSO
VDD 14 15,16 17,19
—
—
—
—
—
—
—
Vss
5 5,6 3,5
—
—
—
—
—
—
—
Note 1:
2:
3:
4:
Pin functions can be moved using the APFCON0 or APFCON1 register.
Functions are only available on the PIC16F/LF1827.
Weak pull-up always enabled when MCLR is enabled, otherwise the pull-up is under user control.
Default function location.
P1C(1)
CCP2(1,2)
P2A(1,2)
CCP1(1)
P1A(1)
FLT0
—
—
CCP1(1,4)
P1A(1,4)
—
—
—
RX(1,4)
DT(1,4)
RX(1),DT(1)
TX(1,4)
CK(1,4)
—
—
P1B
TX(1)
CK(1)
P1C(1,4)
—
CCP2(1,2,4)
P2A(1,2,4)
P1D(1,4)
—
P2B(1,2,4)
—
—
—
—
—
—
SDA1
SDI1
SDA2(2)
SDI2(2)
SDO1(1,4)
—
SCL1
SCK1
SCL2(2)
SCK2(2)
SS1(1,4)
—
—
—
—
—
—
N
—
—
N
—
—
N
—
—
N
—
—
N
—
—
Y(3)
—
—
N
—
—
N
INT
—
Y
IOC
IOC
—
Y
IOC
MDMIN
Y
IOC MDOUT
Y
IOC MDCIN2
Y
IOC
—
Y
IOC
—
Y
IOC MDCIN1
Y
—
—
—
—
—
—
—
—
—
—
—
MCLR, VPP
OSC2
CLKOUT
CLKR
OSC1
CLKIN
—
—
—
—
—
—
ICSPCLK/
ICDCLK
ICSPDAT/
ICDDAT
VDD
VSS