EBS21RC2ACNA View Datasheet(PDF) - Elpida Memory, Inc
Part Name
Description
Manufacturer
EBS21RC2ACNA Datasheet PDF : 15 Pages
| |||
EBS21RC2ACNA
Block Diagram
/RCS0
/RCS1
RDQMB0
4 10Ω
DQ0 to DQ3
4 10Ω
DQ4 to DQ7
RDQMB1
4 10Ω
DQ8 to DQ11
4 10Ω
DQ12 to DQ15
4 10Ω
CB0 to CB3
DQMB /CS
D0/D1
I/O0, I/O1
DQMB /CS
D2/D3
I/O0, I/O1
DQMB /CS
D4/D5
I/O0, I/O1
DQMB /CS
D6/D7
I/O0, I/O1
DQMB /CS
D8/D9
I/O0, I/O1
DQMB /CS
D36/D37
I/O0, I/O1
DQMB /CS
D38/D39
I/O0, I/O1
DQMB /CS
D40/D41
I/O0, I/O1
DQMB /CS
D42/D43
I/O0, I/O1
DQMB /CS
D44/D45
I/O0, I/O1
RDQMB4
4 10Ω
DQ32 to DQ35
4 10Ω
DQ36 to DQ39
RDQMB5
4 10Ω
DQ40 to DQ43
4 10Ω
DQ44 to DQ47
4 10Ω
CB4 to CB7
DQMB /CS
D18/D19
I/O0, I/O1
DQMB /CS
D20/D21
I/O0, I/O1
DQMB /CS
D22/D23
I/O0, I/O1
DQMB /CS
D24/D25
I/O0, I/O1
DQMB /CS
D26/D27
I/O0, I/O1
DQMB /CS
D54/D55
I/O0, I/O1
DQMB /CS
D56/D57
I/O0, I/O1
DQMB /CS
D58/D59
I/O0, I/O1
DQMB /CS
D60/D61
I/O0, I/O1
DQMB /CS
D62/D63
I/O0, I/O1
/RCS2
/RCS3
RDQMB2
4 10Ω
DQ16 to DQ19
4 10Ω
DQ20 to DQ23
RDQMB3
4 10Ω
DQ24 to DQ27
4 10Ω
DQ28 to DQ31
DQMB /CS
D10/D11
I/O0, I/O1
DQMB /CS
D12/D13
I/O0, I/O1
DQMB /CS
D14/D15
I/O0, I/O1
DQMB /CS
D16/D17
I/O0, I/O1
DQMB /CS
D46/D47
I/O0, I/O1
DQMB /CS
D48/D49
I/O0, I/O1
DQMB /CS
D50/D51
I/O0, I/O1
DQMB /CS
D52/D53
I/O0, I/O1
RDQMB6
4 10Ω
DQ48 to DQ51
4 10Ω
DQ52 to DQ55
RDQMB7
4 10Ω
DQ56 to DQ59
4 10Ω
DQ60 to DQ63
DQMB /CS
D28/D29
I/O0, I/O1
DQMB /CS
D30/D31
I/O0, I/O1
DQMB /CS
D32/D33
I/O0, I/O1
DQMB /CS
D34/D35
I/O0, I/O1
DQMB /CS
D64/D65
I/O0, I/O1
DQMB /CS
D66/D67
I/O0, I/O1
DQMB /CS
D68/D69
I/O0, I/O1
DQMB /CS
D70/D71
I/O0, I/O1
/CS0, /CS1, /CS2, /CS3
R
DQMB0 to DQMB7
E
BA0 to BA1
G
A0 to A12
I
/RAS
S
/CAS
T
CKE0
E
/WE
R
VDD
REGE
PLL CLK
10kΩ
CLK0
/RCS0, /RCS1, /RCS2, /RCS3
RDQMB0 to RDQMB7
RBA0 to RBA1 -> BA0 to BA1: SDRAMs D0 to D71 CLK1
RA0 to RA12 -> A0 to A12: SDRAMs D0 to D71 to CLK3
/RRAS -> /RAS: SDRAMs D0 to D71
/RCAS -> /CAS: SDRAMs D0 to D71
RCKE0 -> CKE: SDRAMs D0 to D71
/RWE -> /WE: SDRAMs D0 to D71
VDD
0.0022µF × 41 pcs
Serial PD
VSS
10Ω
PLL
12pF
10Ω
12pF
VSS
CLK : SDRAMs
(D0 to D71)
Register
VDD (D0 to D71, U0)
0.22µF × 32 pcs
VSS (D0 to D71, U0)
SCL
SCL
SDA
U0
WP
A0 A1 A2
SDA
* D0 to D71: 256M bits SDRAM TCP
PLL: 2510
Register: 162834
U0: 2k bits EEPROM
Notes:
SA0 SA1 SA2 VSS
1. The SDA pull-up resistor is required due to the open-drain/open-collector output.
2. The SCL pull-up resistor is recommended because of the normal SCL line inacitve "high" state.
Data Sheet E0105E50 (Ver. 5.0)
7
Share Link: 