Memory ICs
BR93LC46-W / BR93LC46F-W / BR93LC46RF-W /
BR93LC46FJ-W / BR93LC46RFJ-W / BR93LC46FV-W
(2) Operation timing characteristics
For 5V operation (unless otherwise noted, Ta = โ40 to + 85ยฐC, VCC = 5.0V ยฑ 10%)
Parameter
Symbol Min. Typ. Max.
Unit
SK clock frequency
fSK
โ
โ
1
MHz
SK "HIGH" time
SK "LOW" time
CS "LOW" time
tSKH
450
โ
โ
ns
tSKL
450
โ
โ
ns
tCS
450
โ
โ
ns
CS setup time
tCSS
50
โ
โ
ns
DI setup time
tDIS
100
โ
โ
ns
CS hold time
tCSH
0
โ
โ
ns
DI hold time
tDIH
100
โ
โ
ns
Data "1" output delay time
tPD1
โ
โ
500
ns
Data "0" output delay time
Time from CS to output confirmation
tPD0
โ
โ
500
ns
tSV
โ
โ
500
ns
Time from CS to output High impedance
tDF
โ
โ
100
ns
Write cycle time
tE / W
โ
โ
10
ms
For low voltage operation (unless otherwise noted, Ta = โ40 to + 85ยฐC, VCC = 3.0V ยฑ 10%)
Parameter
Symbol Min. Typ. Max.
Unit
SK clock frequency
fSK
โ
โ
SK "HIGH" time
tSKH
1
โ
SK "LOW" time
tSKL
1
โ
CS "LOW" time
tCS
1
โ
CS setup time
tCSS
200
โ
DI setup time
tDIS
400
โ
CS hold time
tCSH
0
โ
DI hold time
tDIH
400
โ
Data "1" output delay time
tPD1
โ
โ
Data "0" output delay time
tPD0
โ
โ
Time from CS to output confirmation
tSV
โ
โ
Time from CS to output High impedance
tDF
โ
โ
Write cycle time
tE / W
โ
โ
250
kHz
โ
ยตs
โ
ยตs
โ
ยตs
โ
ns
โ
ns
โ
ns
โ
ns
2
ยตs
2
ยตs
2
ยตs
400
ns
25
ms
When reading at low voltage (unless otherwise noted, Ta = โ40 to + 85ยฐC, VCC = 2.0V)
Parameter
Symbol Min. Typ. Max.
Unit
SK clock frequency
SK "HIGH" time
fSK
โ
โ
200
kHz
tSKH
2
โ
โ
ยตs
SK "LOW" time
tSKL
2
โ
โ
ยตs
CS "LOW" time
CS setup time
DI setup time
CS hold time
tCS
2
โ
โ
ยตs
tCSS
400
โ
โ
ns
tDIS
800
โ
โ
ns
tCSH
0
โ
โ
ns
DI hold time
tDIH
800
โ
โ
ns
Data "1" output delay time
tPD1
โ
โ
4
ยตs
Data "0" output delay time
tPD0
โ
โ
4
ยตs
Time from CS to output High impedance
tDF
โ
โ
800
ns
Not designed for radiative rays.