CXK5T8257BTM/BYM/BM
โข Read cycle (WE = โHโ)
VCC = 2.7 to 3.6V
VCC = 3.3V ยฑ 0.3V
Item
Symbol -10LLX
-12LLX
-10LLX
-12LLX Unit
Min. Max. Min. Max. Min. Max. Min. Max.
Read cycle time
tRC
100 โ 120 โ 85 โ 100 โ
Address access time
tAA
โ 100 โ 120 โ 85 โ 100
Chip enable access time (CE)
tCO
โ 100 โ 120 โ 85 โ 100
Chip enable to output valid
tOE
โ 50 โ 60 โ 50 โ 50
Chip hold from address change
tOH
20 โ 20 โ 20 โ 20 โ ns
Chip enable to output in low Z (CE)
tLZ
10 โ 10 โ 10 โ 10 โ
Output enable to output in low Z (OE) tOLZ 10 โ 10 โ 10 โ 10 โ
Chip disable to output in high Z (CE) tHZโ1 โ 35 โ 40 โ 35 โ 35
Output disable to output in high Z (OE) tOHZโ1 โ 35 โ 35 โ 35 โ 35
โ1 tHZ and tOHZ are defined as the time required for outputs to turn to high impedance state and are not referred
to as output voltage levels.
โข Write cycle
VCC = 2.7 to 3.6V
VCC = 3.3V ยฑ 0.3V
Item
Symbol -10LLX
-12LLX
-10LLX
-12LLX Unit
Min. Max. Min. Max. Min. Max. Min. Max.
Write cycle time
tWC 100 โ 120 โ 85 โ 100 โ
Address valid to end of write
tAW
80 โ 100 โ 80 โ 80 โ
Chip enable to end of write
tCW
80 โ 100 โ 80 โ 80 โ
Data to write time overlap
tDW
35 โ 50 โ 35 โ 35 โ
Data hold from write time
tDH
0โ0โ 0โ0โ
Write pulse width
tWP
60 โ 70 โ 60 โ 60 โ ns
Address setup time
tAS
0โ0โ 0โ0โ
Write recovery time (WE)
tWR
0โ0โ 0โ0โ
Write recovery time (CE)
tWR1
0โ
0โ
0โ0โ
Output active from end of write
Write to output in high Z
tOW
10 โ 10 โ 10 โ 10 โ
tWHZโ2 โ 35 โ 40 โ 35 โ 35
โ2 tWHZ is defined as the time requied for outputs to turn to high impedance state and is not referred to as
output voltage level.
โ5โ