LC5812
Pin Layout
Pad name and coordinates
QIP80 pin arrangement
Pad Pad
No. Name
X
(µm)
Y
(µm)
72 1 VDD
73 2 XIN
74 3 XOUT
– 3581
– 3581
– 3581
+ 214
+3
– 176
75 4 CRIN
– 3581 – 369
76 5 CROUT – 3581 – 549
77 6 S3
– 3581 – 1048
78 7 P1
– 3581 – 1228
79 8 P2
– 3581 – 1408
80 9 P3
– 3581 – 1588
1 10 P4
– 3581 – 2380
2 11 COM2 – 3581 – 2696
3 12 COM3 – 3367 – 2696
4 13 Seg
– 2823 – 2696
5 14 Seg
– 2528 – 2696
6 15 Seg
– 2233 – 2696
7 16 Seg
– 1938 – 2696
8 17 Seg
– 1643 – 2696
9 18 Seg
– 1347 – 2696
10 19 Seg
– 1052 – 2696
11 20 Seg
– 757 – 2696
12 21 Seg
– 462 – 2696
13 22 Seg
– 156 – 2696
14 23 Seg
+ 150 – 2696
15 24 Seg
+ 456 – 2696
16 25 Seg
+ 762 – 2696
17 26 Seg
+ 1068 – 2696
18 27 Seg
+ 1374 – 2696
19 28 Seg
+ 1680 – 2696
20 29 Seg
+ 1986 – 2696
21 30 Seg
+ 2292 – 2696
22 31 Seg
+ 2598 – 2696
23 32 Seg
+ 2904 – 2696
24 33 Seg
+ 3210 – 2696
25 34 TEST3 + 3581 – 2696
– 35 TEST
+ 3581 – 1795
– 36 TEST
+ 3581 – 1584
26 37 K4
+ 3581 – 1402
27 38 K3
+ 3581 – 1049
28 39 K2
+ 3581 – 868
29 40 K1
+ 3581 – 515
30 41 RES
+ 3581 – 335
31 42 INT
+ 3581 + 698
QIP80 pin arrangement
Pad Pad
No. Name
X
(µm)
Y
(µm)
32 43 TEST2 + 3581 + 878
33 44 TEST1 + 3581 + 1105
34 45 M4
+ 3581 + 1285
35 46 M3
+ 3581 + 1465
36 47 M2
+ 3581 + 1645
37 48 M1
+ 3581 + 1825
38 49 S2
+ 3581 + 2005
39 50 S1
+ 3581 + 2317
40 51 CUP2
+ 3581 + 2497
– 52 TEST
+ 3581 + 2696
41 53 CUP1
+ 3300 + 2696
42 54 Seg
+ 3059 + 2696
43 55 Seg
+ 2764 + 2696
44 56 Seg
+ 2469 + 2696
45 57 Seg
+ 2174 + 2696
46 58 Seg
+ 1878 + 2696
47 59 Seg
+ 1583 + 2696
48 60 Seg
+ 1288 + 2696
49 61 Seg
+ 993 + 2696
50 62 Seg
+ 687 + 2696
51 63 Seg
+ 381 + 2696
52 64 Seg
+ 75 + 2696
53 65 Seg
– 231 + 2696
54 66 Seg
– 537 + 2696
55 67 Seg
– 843 + 2696
56 68 Seg
– 1149 + 2696
57 69 Seg
– 1455 + 2696
58 70 Seg
– 1761 + 2696
59 71 Seg
– 2067 + 2696
60 72 Seg
– 2373 + 2696
61 73 Seg
– 2679 + 2696
62 74 Seg
– 2985 + 2696
63 75 COM1 – 3581 + 2696
64 76 S4
– 3581 + 2101
65 77 CNT1
– 3581 + 1849
66 78 CNT2
– 3581 + 1298
67 79 LIGHT – 3581 + 1114
68 80 ALARM – 3581 + 934
69 81 VSS3
70 82 VSS2
71 83 VSS1
– 3581
– 3581
– 3581
+ 754
+ 574
+ 394
• The values (X, Y) indicate the coordinates of each pad center with the center of the chip as the origin.
• The TEST terminal should be open during normal operation.
• If the chip is used, the substrate must be tied to VDD.
No.2058–5/17