M393T2863AZA-CE6 View Datasheet(PDF) - Samsung

Part Name

Description

Manufacturer

M393T2863AZA-CE6

DDR2 Registered SDRAM MODULE

Samsung 

1GB, 2GB, 4GB Registered DIMMs

DDR2 SDRAM

4GB, 512Mx72 Module (M393T5168AZ0/M393T5166AZA)

(populated as 2 rank of x4 DDR2 SDRAMs)

VSS

RS1

RS0

DQS0

DQS0

DQ0

DQ1

DQ2

DQ3

DQS1

DQS1

DQ8

DQ9

DQ10

DQ11

DQS2

DQS2

DQ16

DQ17

DQ18

DQ19

DQS3

DQS3

DQ24

DQ25

DQ26

DQ27

DQS4

DQS4

DQ32

DQ33

DQ34

DQ35

DQS5

DQS5

DQ40

DQ41

DQ42

DQ43

DQS6

DQS6

DQ48

DQ49

DQ50

DQ51

DQS7

DQS7

DQ56

DQ57

DQ58

DQ59

DQS8

DQS8

CB0

CB1

CB2

CB3

DM CS DQS DQS

I/O 0

I/O 1 D0

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D1

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D2

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D3

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D4

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D5

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D6

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D7

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D8

I/O 2

I/O 3

DM0/DQS9

NC/DQS9

DM/ CS DQS DQS

I/O 0

I/O 1 D18

I/O 2

I/O 3

DQ4

DQ5

DQ6

DQ7

DM1/DQS10

NC/DQS10

DM/ CS DQS DQS

I/O 0

I/O 1 D19

I/O 2

I/O 3

DQ12

DQ13

DQ14

DQ15

DM2/DQS11

NC/DQS11

DM/ CS DQS DQS

I/O 0

I/O 1 D20

I/O 2

I/O 3

DQ20

DQ21

DQ22

DQ23

DM3/DQS12

NC/DQS12

DM CS DQS DQS

I/O 0

I/O 1 D21

I/O 2

I/O 3

DQ28

DQ29

DQ30

DQ31

DM4/DQS13

NC/DQS13

DM CS DQS DQS

I/O 0

I/O 1 D22

I/O 2

I/O 3

DQ36

DQ37

DQ38

DQ39

DM5/DQS14

NC/DQS14

DM CS DQS DQS

I/O 0

I/O 1 D23

I/O 2

I/O 3

DQ44

DQ45

DQ46

DQ47

DM6/DQS15

NC/DQS15

DM CS DQS DQS

I/O 0

I/O 1 D24

I/O 2

I/O 3

DQ52

DQ53

DQ54

DQ55

DM7DQS16

NC/DQS16

DM CS DQS DQS

I/O 0

I/O 1 D25

I/O 2

I/O 3

DQ60

DQ61

DQ62

DQ63

DM8/DQS17

NC/DQS17

DM CS DQS DQS

I/O 0

I/O 1 D26

I/O 2

I/O 3

CB4

CB5

CB6

CB7

DM CS DQS DQS

I/O 0

I/O 1 D9

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D10

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D11

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D12

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D13

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D14

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D15

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D16

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D17

I/O 2

I/O 3

SCL

DM CS DQS DQS

I/O 0

I/O 1 D27

I/O 2

I/O 3

VDDSPD

DM CS DQS DQS

I/O 0

I/O 1 D28

I/O 2

I/O 3

VDD/VDDQ

VREF

VSS

Serial PD

WP A0 A1 A2

SA0 SA1 SA2

SDA

Serial PD

D0 - D35

D0 - D35

D0 - D35

DM CS DQS DQS

I/O 0

I/O 1 D29

I/O 2

I/O 3

Signals for Address and Command

Parity Function (M393T5166AZA)

DM CS DQS DQS

I/O 0

I/O 1 D30

I/O 2

I/O 3

VSS C0 Register A1

VDD C1

PAR_IN

PPO

QERR

DM CS DQS DQS

I/O 0

I/O 1 D31

I/O 2

I/O 3

PAR_IN

VDD

VDD

100K ohms

DM CS DQS DQS

I/O 0

I/O 1 D32

I/O 2

I/O 3

VSS

VDD

C0 Register B1

C1

PAR_IN

PPO

QERR

Err_Out

C0 Register A2

C1

PAR_IN

PPO

QERR

DM CS DQS DQS

I/O 0

I/O 1 D33

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D34

I/O 2

I/O 3

DM CS DQS DQS

I/O 0

I/O 1 D35

I/O 2

I/O 3

VDD C0 Register B2

VDD C1

PAR_IN

PPO

QERR

Register A1 and A2 share the a part of Add/

Cmd input signal set.

Register B1 and B2 share the rest part of Add/

Cmd input signal set.

The resistors on Par_In, A13, A14, A15, BA2

and the signal line of Err_Out refer to the sec-

tion: "Register Options for Unused Address

inputs"

S0*

S1*

BA0-BA2

A0-A13

RAS

CAS

WE

CKE0

CKE1

ODT0

ODT1

RESET**

PCK7**

PCK7**

1:2

R

E

G

I

S

T

E

R

RST

RSO-> CS : DDR2 SDRAMs D0-D17

RS1-> CS : DDR2 SDRAMs D18-D35

RBA0-RBA2 -> BA0-BA2 : DDR2 SDRAMs D0-D35

RA0-RA13 -> A0-A13 : DDR2 SDRAMs D0-D35

RRAS -> RAS : DDR2 SDRAMs D0-D35

RCAS -> CAS : DDR2 SDRAMs D0-D35

RWE -> WE : DDR2 SDRAMs D0-D35

RCKE0 -> CKE : DDR2 SDRAMs D0-D17

RCKE1 -> CKE : DDR2 SDRAMs D18-D35

RODT0 -> ODT0 : DDR2 SDRAMs D0-D17

CK0

P

L

CK0

L

RESET

OE

RODT1 -> ODT1 : DDR2 SDRAMs D18-D35

PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D35

PCK0-PCK6, PCK8, PCK9 -> CK : DDR2 SDRAMs D0-D35

PCK7 -> CK : Register

PCK7 -> CK : Register

* S0 connects to DCS and S0 connects to CSR on a Register,

S1 connects to DCS and S0 connects to CSR on another Register.

** RESET, PCK7 and PCK7 connects to both Registers.

Other signals connect to one of two Registers.

Rev. 1.2 Sep. 2005

Share Link: