QT1100A-ISG View Datasheet(PDF) - Quantum Research Group
Part Name
Description
Manufacturer
QT1100A-ISG Datasheet PDF : 42 Pages
| |||
Contents
1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Table 1.1 Scanport / UART Pinlist . . . . . . . . . . . . . . . . . . 4
Table 1.2 Standalone Pinlist . . . . . . . . . . . . . . . . . . . . . 5
Table 1.3 Standalone Pinlist . . . . . . . . . . . . . . . . . . . . . 6
Table 1.4 SPI Pinlist . . . . . . . . . . . . . . . . . . . . . . . . . 7
Table 1.5 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . 8
Figure 1.1 SPI Connection Diagram . . . . . . . . . . . . . . . . . 9
. . . . . . . . . . Figure 1.2 UART / Scanport Connection Diagram
10
Figure 1.3 Scanport Only Connection Diagram+ . . . . . . . . . . . 11
2 Device Control & Wiring . . . . . . . . . . . . . . . . . . . . 12
2.1 Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.2 Spread Spectrum Modulation . . . . . . . . . . . . . . . . . . 12
2.3 Cs Sample Capacitors . . . . . . . . . . . . . . . . . . . . . . 12
2.4 Sensitivity . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.5 Sensitivity Balance . . . . . . . . . . . . . . . . . . . . . . . 12
2.6 Power Supply . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.7 PCB Layout and Construction . . . . . . . . . . . . . . . . . . 12
2.8 ESD Protection . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.9 Noise Issues . . . . . . . . . . . . . . . . . . . . . . . . . . 13
. . . . . . . . . . . . . 2.9.1 LED Traces and Other Switching Signals
13
2.9.2 External Fields . . . . . . . . . . . . . . . . . . . . . . . . 13
2.10 Start-up Time . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.11 Operating Parameter Setups . . . . . . . . . . . . . . . . . . 13
2.12 Standalone Operation, No EEPROM . . . . . . . . . . . . . . 14
2.13 EEPROM Functionality . . . . . . . . . . . . . . . . . . . . . 14
2.14 Scanport Interface . . . . . . . . . . . . . . . . . . . . . . . 14
2.15 Start-up Sequencing . . . . . . . . . . . . . . . . . . . . . . 14
2.16 Error Detection and Reporting . . . . . . . . . . . . . . . . . 14
3 Serial Operation . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.1 UART Interface . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.1.1 TX Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
. . . . . . . . . . . . . . 3.1.2 Sleep/Wake Operation in UART Mode
15
3.1.3 CRDY Operation in UART Mode . . . . . . . . . . . . . . . . 15
3.2 SPI Operation . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.2.1 Multi-Drop SPI Capability . . . . . . . . . . . . . . . . . . . . 16
. . . . . . . . . . . . . . . 3.2.2 Sleep/Wake Operation in SPI Mode
16
3.2.3 CRDY Operation in SPI Mode . . . . . . . . . . . . . . . . . . 16
3.3 Communication Error Handling . . . . . . . . . . . . . . . . . 16
3.4 Control Commands . . . . . . . . . . . . . . . . . . . . . . . 17
3.4.1 Null Command - 0x00 . . . . . . . . . . . . . . . . . . . . . 17
3.4.2 Enter Setups Load Mode - 0x01 . . . . . . . . . . . . . . . . . 17
3.4.3 Enter Run Mode - 0x02 . . . . . . . . . . . . . . . . . . . . 18
3.4.4 Enter Cal Mode - 0x03 . . . . . . . . . . . . . . . . . . . . . 18
3.4.5 Force Reset - 0x04 . . . . . . . . . . . . . . . . . . . . . . 18
3.4.6 Sleep - 0x05 . . . . . . . . . . . . . . . . . . . . . . . . . 18
3.4.7 Cal Key ‘k’ - 0x1k . . . . . . . . . . . . . . . . . . . . . . . 19
3.5 Status Commands . . . . . . . . . . . . . . . . . . . . . . . 19
3.5.1 Signal for 1 Key - 0x2k . . . . . . . . . . . . . . . . . . . . . 19
3.5.2 Reference for Key ‘k’ - 0x4k . . . . . . . . . . . . . . . . . . 19
. . . . . . . . . . . . . . . . 3.5.3 Detect Integrator for Key ‘k’ - 0x6k
19
3.5.4 Status for Key ‘k’ - 0x8k . . . . . . . . . . . . . . . . . . . . 19
3.5.5 Report 1st Key - 0xC0 . . . . . . . . . . . . . . . . . . . . . 20
3.5.6 Report All Keys - 0xC1 . . . . . . . . . . . . . . . . . . . . . 20
3.5.7 Device Status - 0xC2 . . . . . . . . . . . . . . . . . . . . . 20
3.5.8 EEPROM CRC - 0xC3 . . . . . . . . . . . . . . . . . . . . . 20
3.5.9 RAM CRC - 0xC4 . . . . . . . . . . . . . . . . . . . . . . . 20
3.5.10 Error Flags for Group - 0xC5 . . . . . . . . . . . . . . . . . 21
3.5.11 Internal Code - 0xC6 . . . . . . . . . . . . . . . . . . . . . 21
3.5.12 Return Last Command - 0xC7 . . . . . . . . . . . . . . . . . 21
3.5.13 Dump Setups Block - 0xC8 . . . . . . . . . . . . . . . . . . 21
3.5.14 Quick Report First Key - 0xC9 . . . . . . . . . . . . . . . . . 21
3.6 Command Sequencing . . . . . . . . . . . . . . . . . . . . . 21
Figure 3-1 Suggested Serial Flow . . . . . . . . . . . . . . . . . . 22
Table 3-1 Control Commands . . . . . . . . . . . . . . . . . . . . 23
Table 3-2 Status Commands . . . . . . . . . . . . . . . . . . . . 24
4 Setup Block Functions . . . . . . . . . . . . . . . . . . . . . 25
4.1 NTHR - Negative Threshold Bits . . . . . . . . . . . . . . . . . 25
4.2 NHYS - Negative Hysteresis Bits . . . . . . . . . . . . . . . . 25
4.3 NDCR / PDCR - Drift Comp Bits . . . . . . . . . . . . . . . . . 25
4.4 NRD - Negative Recal Delay Bits . . . . . . . . . . . . . . . . 26
4.5 PRD - Positive Recal Delay Bits . . . . . . . . . . . . . . . . . 26
4.6 AKS - Adjacent Key Suppression Bits . . . . . . . . . . . . . . 26
4.7 EK - Error Key Control Bits . . . . . . . . . . . . . . . . . . . 27
4.8 K2L / LEDP / KEYO Control Bits . . . . . . . . . . . . . . . . . 27
4.9 NDIL, FDIL - Detect Integrator Bits . . . . . . . . . . . . . . . . 27
4.10 PTHR - Positive Threshold Bits . . . . . . . . . . . . . . . . . 28
4.11 PHYS - Positive Hysteresis Bits . . . . . . . . . . . . . . . . 28
4.12 SE, SYNC Control Bits . . . . . . . . . . . . . . . . . . . . . 28
4.13 LBLL - Lower Burst Length Limit . . . . . . . . . . . . . . . . 29
4.14 BS - Burst Spacing Control Bits . . . . . . . . . . . . . . . . 29
4.15 BR - Baud Rate Control Bits . . . . . . . . . . . . . . . . . . 29
4.16 HCRC - Host CRC . . . . . . . . . . . . . . . . . . . . . . . 30
Table 4-1 Serial / EEPROM Setups Block . . . . . . . . . . . . . . 31
4.17 Timing Tables . . . . . . . . . . . . . . . . . . . . . . . . . 32
5 - Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . 36
5.1 Absolute Maximum Specifications . . . . . . . . . . . . . . . . 36
5.2 Recommended Operating Conditions . . . . . . . . . . . . . . 36
5.3 AC Specifications . . . . . . . . . . . . . . . . . . . . . . . . 36
5.4 DC Specifications . . . . . . . . . . . . . . . . . . . . . . . . 36
5.5 Burst / Sync Timing . . . . . . . . . . . . . . . . . . . . . . . 37
5.6 SPI Timing Diagram . . . . . . . . . . . . . . . . . . . . . . 38
. . . . . . . 5.7 QT1100A Timing Parameters - with Fosc = 12MHz
39
5.8 Current vs Vdd . . . . . . . . . . . . . . . . . . . . . . . . . 40
5.9 Mechanical . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
5.10 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
6 Appendix A - 8-Bit CRC C Algorithm . . . . . . . . . . . . . 41
LQ
2
Copyright © 2003-2005 QRG Ltd
QT1100A-ISG R3.02/1105
Share Link: 