S5L9286F01-Q0R0 View Datasheet(PDF) - Samsung

Part Name

Description

Manufacturer

S5L9286F01-Q0R0

DIGITAL SIGNAL PROCESSOR

Samsung 

DIGITAL SIGNAL PROCESSOR FOR CDP

S5L986F01

That is, after EFM Demodulation, Error Correction and Interpolation block operation in double speed, audio data is

inputted to ESP IC which is the anti-shock memory controller. Audio data received by ESP IC is saved in external

memory and then inputted to S5L9284E. In part B of S5L9826F01, the data is dealed with in normal speed and

then outputted .

The anti-shock function is not used in case of /ESP terminal being "H".

The interface timing diagram of ESP IC is as follows.

LRCHO

BCKO

ADATAO D1 D0

D15

88.2Khz

D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0

D15

D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0

D15

D14 D13 D12 D11

Figure 19. Timing Chart of Signal Output to ESP IC

LRCHI

44.1Khz

BCKI

ADATAI

D1 D0

D15

D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0

D15

D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 D15

D14 D13 D12 D

11

Figure 20. Timing Chart of Signal ESP IC Outpu to DSP

33

Share Link: