ASAHI KASEI
„ タイミング図(3): ADCK 周波数=A/D 変æ›ãƒ¬ãƒ¼ãƒˆãƒ¢ãƒ¼ãƒ‰(5bit 幅出力)
・ 4CH モード(DC ç›´çµãƒ¢ãƒ¼ãƒ‰ã€æ£æ¥µæ€§)
スイッãƒãƒ³ã‚°ç‰¹æ€§ 1 ã®è¡¨ã‚’å‚ç…§ã—ã¦ãã ã•ã„。
[AK8434]
CCDINn
(n=0~3)
0
1
2
3
4
5
6
7
ADCK
SHR
SHD
DA4~0
DB4~0
ULULULULULULULULULULULULULULUL
even= CCDIN0
00112
odd= CCDIN1
even odd even odd even
ULULULULULULULULULULULULULULUL
even= CCDIN2
00112
odd= CCDIN3
even odd even odd even
9 ADCK cycles
(Pipeline Delay)
4ch モード時 全体タイミング
U: Upper 5bit
L: Lower 5bit
CCDINn
(n=0~3)
n
10
SHR
SHD
ADCK
3
DA4~0
DB4~0
<MS0338-J-00>
13
4
1 (T)
8
6
7
Upper
2
n−6
odd
11
Lower
11
Upper
n−5
even
Lower
4ch モード時 詳細タイミング
15
2004/11