U62256AS2K10LLG1 Просмотр технического описания (PDF) - Zentrum Mikroelektronik Dresden AG
Номер в каталоге
Компоненты Описание
производитель
U62256AS2K10LLG1 Datasheet PDF : 10 Pages
| |||
U62256A
Block Diagram
A6
A7
A8
A9
A10
A11
A12
A13
A14
A0
A1
A2
A3
A4
A5
Address
Change
Detector
Memory Cell
Array
512 Rows x
64 x 8 Columns
Sense Amplifier/
Write Control Logic
Clock
Generator
VCC VSS
EWG
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
Truth Table
Operating Mode
E
W
G
Standby/not selected
H
*
*
Internal Read
Read
Write
* H or L
L
H
H
L
H
L
L
L
*
DQ0 - DQ7
High-Z
High-Z
Data Outputs Low-Z
Data Inputs High-Z
2
April 20, 2004
Share Link: 