DatasheetQ Logo
Electronic component search and free download site. Transistors,MosFET ,Diode,Integrated circuits

UPD16601N Просмотр технического описания (PDF) - NEC => Renesas Technology

Номер в каталоге
Компоненты Описание
производитель
UPD16601N
NEC
NEC => Renesas Technology 
UPD16601N Datasheet PDF : 13 Pages
1 2 3 4 5 6 7 8 9 10 Next Last
タイミング特性
(1)サンプル&ホールドタイミング
µPD16601
HS
PL/NL
S/HP
S/HN
S1〜S192
(N−1)ライン出力
(N+1)ライン
サンプリング
(N+1)ライン出力
Nライン
サンプリング
Nライン出力
(N+2)ライン
サンプリング
Hi-Z
正極性出力
(N−1)ライン
Hi-Z
Nライン
負極性出力
Hi-Z
正極性出力
(N+1)ライン
Hi-Z
 PL/NL = H;負極性のアナログ映像信号を入力してください。
  PL/NL = L;正極性のアナログ映像信号を入力してください。
(2)HSとPL/NLの関係
HS
PL/NL
tHS-SETUP
tHS-HOLD
CLK
SPR
(SPL)
Hi-Z
サンプリング期間
0123
17
tHS-SP
出力期間
0123
注意 HSとPL/NLのエッジは,クロックのタイミングとは無関係です。
タイミング項目
略 号
説   明
水平同期
tHS-SETUP HSに対するPL/NL信号のセットアップ時間です。
セットアップ時間
50 nsMIN.以上を確保して下さい。
水平同期
tHS-HOLD PL/NLのホールド時間です。250 nsMIN.以上を確保して下さい。この時点でホールド容量は
ホールド時間
コモン電位VCOMになっていますが,出力バッファはVCOMになっていないためサンプリング
サンプリング
はできません。
スタート時間
tHS-SP
出力バッファがVCOM(リセットレベル)になる時間です。1.0μSMIN.以上を確保して下さ
い。この時点でサンプリングが可能です。
スタートパルスはこの時点で入力して下さい。
備考 なお,本特性は50 KΩ+100 pFの負荷定数で規定しております。
5

Share Link: 

datasheetq.com  [ Privacy Policy ]Request Datasheet ] [ Contact Us ]