¡ Semiconductor
MSM80C31F/80C51F
Instruction Set Details (continued)
Type Mnemonic
PUSH direct
POP direct
ACALL addr
11
LCALL addr
16
RET
Instruction code
Bytes Cycles
D7 D6 D5 D4 D3 D2 D1 D0
Description
1100 0000 2
a7 a6 a5 a4 a3 a2 a1 a0
1101 0000 2
a7 a6 a5 a4 a3 a2 a1 a0
A10 A9 A8 1 0 0 0 1 2
A7 A6 A5 A4 A3 A2 A1 A0
2 (SP) ¨ (SP)+1
((SP)) ¨ (direct address)
2 (direct address) ¨ ((SP))
(SP) ¨ (SP)–1
2 (PC) ¨ (PC)+2
(SP) ¨ (SP)+1
((SP)) ¨ (PC0 - 7)
(SP) ¨ (SP)+1
((SP)) ¨ (PC8 - 15)
(PC0 - 10) ¨ A0 - 10
0001 0010 3
A15 A14 A13 A12 A11 A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
2 (PC) ¨ (PC)+3
(SP) ¨ (SP)+1
((SP)) ¨ (PC0 - 7)
(SP) ¨ (SP)+1
((SP)) ¨ (PC8 - 15)
(PC0 - 10) ¨ A0 - 10
0 0 1 0 0 0 1 0 1 2 (PC8 - 15) ¨ ((SP))
(SP) ¨ (SP)–1
(PC0 - 7) ¨ ((SP))
(SP) ¨ (SP)–1
RETI
0 0 1 1 0 0 1 0 1 2 (PC8 - 15) ¨ ((SP))
(SP) ¨ (SP)–1
(PC0 - 7) ¨ ((SP))
(SP) ¨ (SP)–1
AJMP addr 11 A10 A9 A8 0 0 0 0 1 2
A7 A6 A5 A4 A3 A2 A1 A0
LJMP addr 16 0 0 0 0 0 0 1 0 3
SJMP rel
A15 A14 A13 A12 A11 A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
1000 0000 2
JMP @A+
DPTR
R7 R6 R5 R4 R3 R2 R1 R0
0111 0011 1
2 (PC) ¨ (PC)+2
(PC0 - 10) ¨ A0 - 10
2 (PC0 - 15) ¨ A0 - 15
2 (PC) ¨ (PC)+3
(SP) ¨ (SP)+1
2 (PC) ¨ (A)+(DPTR)
19/38